LPC1768FBD100在最高100 MHz的CPU频率下运行。这LPC1769以高达120 MHz的CPU频率工作。 Arm Cortex-M3 CPU包含3级管道，并使用哈佛架构和独立的本地指令和数据总线以及外围设备的第三条总线。 Arm Cortex-M3 CPU还包括支持推测分支的内部预取单元。
LPC1769 /LPC1768FBD100/67/66/65/64/63的外围补充包括高达512 kB的闪存，高达64 kB的数据存储器，以太网MAC，USB设备/主机/ OTG接口，8通道通用DMA控制器，4个UART，2个CAN通道，2个SSP控制器，SPI接口，3个I2C总线接口，2输入加2输出I2S总线接口，8通道12位ADC，10位DAC，电机控制PWM，正交编码器接口，四个通用定时器，6输出通用PWM，超低功耗实时具有独立电池供电的时钟（RTC），以及多达70个通用I / O引脚。
LPC1769 /LPC1768FBD100/67/66/65/64/63与基于100引脚LPC236x Arm7的引脚兼容微控制器系列。
2.特点和优点：LPC1768FBD100
Arm Cortex-M3处理器，以高达100 MHz的频率运行
（LPC1768FBD100/ 67/66/65/64/63）或最高120 MHz（LPC1769）。内存保护单元
（MPU）包含支持八个区域的内容。
Arm Cortex-M3内置的嵌套矢量中断控制器（NVIC）。
高达512 kB的片上闪存编程存储器。增强型闪存加速器
使零等待状态的高速120 MHz操作成为可能。
通过片内系统内编程（ISP）和应用内编程（IAP）
引导加载程序软件。
片上SRAM包括：LPC1768FBD100
on具有本地代码/数据总线的CPU上的32/16 kB SRAM，用于高性能CPU
使用权。LPC1768FBD100
具有单独访问路径的两个/一个16 kB SRAM块，可提高吞吐量。
这些SRAM块可用于以太网，USB和DMA存储器，以及
用于通用CPU指令和数据存储。
AHB多层板上的八通道通用DMA控制器（GPDMA）
可与SSP，I2S总线，UART，模数和
数模转换器外设，定时器匹配信号，以及
内存到内存的传输。LPC1768FBD100
多层AHB矩阵互连为每个AHB主设备提供单独的总线。
AHB主设备包括CPU，通用DMA控制器，以太网MAC和
USB接口。这种互连提供了无仲裁的通信
延误。LPC1768FBD100
分离式APB总线可实现高吞吐量，而CPU和DMA之间的停顿很少。
串行接口：LPC1768FBD100
with带有RMII接口和专用DMA控制器的以太网MAC。 （不适用于
所有部分，请参阅表2。）
2.0 USB 2.0全速设备/主机/ OTG控制器，带有专用的DMA控制器和
用于设备，主机和OTG功能的片上PHY。 （并非在所有部件上都可用，请参阅
表2.）LPC1768FBD100
四个具有分数波特率生成，内部FIFO和DMA支持的UART。
1个UART支持调制解调器控制I / O和RS-485 / EIA-485，1个UART
有IrDA支持。LPC1768FBD100
with具有两个通道的CAN 2.0B控制器。 （并非在所有部件上都可用，请参阅表2。）
SPI控制器，具有同步，串行，全双工通信和
可编程数据长度。LPC1768FBD100
两个具有FIFO和多协议功能的SSP控制器。 SSP接口
可以与GPDMA控制器一起使用。
三个增强的I2C总线接口，其中一个具有漏极开路输出，支持完整的
一世LPC1768FBD100
2C规范和快速模式，数据速率为1 Mbit / s，两个为标准速率
端口引脚。增强功能包括多地址识别和监视模式。
我LPC1768FBD100
2S（IC间声音）接口，用于数字音频输入或输出，并具有分数速率
控制。 I2S总线接口可与GPDMA一起使用。 I2S总线接口
支持3线和4线数据发送和接收以及主时钟
输入输出。 （并非在所有部件上都可用，请参阅表2。）
其他外设：LPC1768FBD100
70（100引脚封装）通用I / O（GPIO）引脚，可配置
上拉/下拉电阻。所有GPIO支持新的，可配置的漏极开路操作
模式。 GPIO模块可通过AHB多层总线进行访问，以实现快速访问
并位于内存中，以使其支持Cortex-M3位带并由
通用DMA控制器。LPC1768FBD100
具有8个引脚之间的输入多路复用功能的12位模数转换器（ADC），
转换速率高达200 kHz，并具有多个结果寄存器。 12位ADC可以
与GPDMA控制器一起使用。LPC1768FBD100
具有专用转换计时器和DMA的10位数模转换器（DAC）
支持。 （并非在所有部件上都可用，请参阅表2）
四个通用定时器/计数器，带有
总共八个捕获输入和十个
比较输出。 每个定时器模块都有一个外部计数输入。 特定计时器
可以选择事件以生成DMA请求。
一个电机控制PWM，支持三相电机控制。
正交编码器接口，可以监视一个外部正交编码器。
一个带有外部计数输入的标准PWM /定时器模块。
带有独立电源域和专用RTC振荡器的RTC。 RTC块
包括20字节电池供电的备份寄存器。
看门狗定时器（WDT）。 WDT可以通过内部RC振荡器作为时钟源，
RTC振荡器或APB时钟。LPC1768FBD100
Arm Cortex-M3系统滴答计时器，包括外部时钟输入选项。
重复中断定时器提供可编程和重复定时中断。
每个外设都有自己的时钟分频器，以进一步节省功耗。
标准的JTAG调试接口，可与现有工具兼容。串行线调试
和串行线跟踪端口选项。边界扫描描述语言（BSDL）为
不适用于此设备。
仿真跟踪模块可实现对非侵入式高速实时跟踪
指令执行。LPC1768FBD100
集成的PMU（电源管理单元）自动调整内部调节器以适应
将睡眠，深度睡眠，掉电和深度睡眠期间的功耗降至最低
掉电模式。LPC1768FBD100
四种低功耗模式：睡眠，深度睡眠，掉电和深度掉电。
3.3 V单电源（2.4 V至3.6 V）。
四个外部中断输入，可配置为边沿/电平敏感。端口0上的所有引脚
端口2可用作边缘敏感中断源。
不可屏蔽中断（NMI）输入。
时钟输出功能，可以反映主振荡器时钟，IRC时钟，RTC时钟，
CPU时钟和USB时钟。LPC1768FBD100
唤醒中断控制器（WIC）允许CPU自动从
时钟在深度睡眠中停止时可能发生的任何优先级中断，
掉电和深度掉电模式。
通过在运行期间能够运行的任何中断将处理器从掉电模式唤醒
掉电模式（包括外部中断，RTC中断，USB活动，以太网
唤醒中断，CAN总线活动，端口0/2引脚中断和NMI）。
掉电检测具有单独的阈值，用于中断和强制复位。
上电复位（POR）。LPC1768FBD100
晶体振荡器，工作范围为1 MHz至25 MHz。
精简至1％精度的4 MHz内部RC振荡器，可以选择用作
系统时钟。LPC1768FBD100
PLL允许CPU以最高CPU速率运行，而无需
高频晶体。可以从主振荡器，内部RC振荡器，
或RTC振荡器。LPC1768FBD100
USB PLL增加了灵活性。
具有不同安全级别的代码读取保护（CRP）。
用于识别目的的唯一设备序列号。
产品属性：LPC1768FBD100
类型描述选择
类别 集成电路（IC）嵌入式 - 微控制器
制造商 NXP USA Inc.
系列 LPC17xx
包装 托盘
零件状态 Digi-Key 停止提供
核心处理器 ARM® Cortex®-M3
内核规格 32-位
速度 100MHz
连接能力 CANbus，以太网，I2C，IrDA，Microwire，SPI，SSI，UART/USART，USB OTG
外设 欠压检测/复位，DMA，I2S，电机控制 PWM，POR，PWM，WDT
程序存储容量 512KB（512K x 8）
程序存储器类型 闪存
EEPROM 容量 -
RAM 大小 64K x 8
电压 - 供电 (Vcc/Vdd) 2.4V ~ 3.6V
数据转换器 A/D 8x12b;_D/A 1x10b
振荡器类型 内部
工作温度 -40°C ~ 85°C（TA）
安装类型 表面贴装型
封装/外壳 100-LQFP
供应商器件封装 100-LQFP（14x14）
I/O 数 70
